中心问题：故障怎样从“假设”变成“可检测”

逻辑仿真同时服务设计验证与测试开发

抽象层次从行为级、RTL、门级到开关级逐步增加细节。测试评价通常选择门级：它保留故障传播所需的结构，又比晶体管级便宜。

门级网络把时序电路拆成组合逻辑与状态边界

• PI：主输入；PO：主输出。
• PPI：触发器当前状态，作为组合逻辑的伪主输入。
• PPO：触发器下一状态，作为组合逻辑的伪主输出。
• 边沿触发器中，有效时钟沿把 PPO 写入状态寄存器。

第三值 u 表示“可能是 0，也可能是 1”

0 · u = {0} · {0,1} = {0} = 0，所以 0 是 AND 的控制值。类似地，OR 的控制值是 1。

高阻 Z 描述“不驱动”，总线需要分辨率函数

三态总线在测试向量下可能出现正常功能中不会出现的使能组合。因此，分辨率函数不只是求值公式，也是合法性检查点。

门求值可以只扫描输入，不必存完整真值表

对 AND、OR、NAND、NOR，令控制值为 c、反相标志为 i：

真值表访问是 O(1)，但 n 输入二元门需要 2ⁿ 项；输入扫描是 O(n)，常数更小。输入计数进一步维护 c_count 与 u_count，仅当输入事件发生时更新。

延迟模型决定“何时”以及“是否”出现输出变化

若 T_in=1 ns, d_r=2 ns, d_f=1.5 ns，则 T_out=0.5 ns。若惯性延迟为 1.5 ns，宽度小于 1.5 ns 的输入脉冲不能通过。

线延迟应按驱动端到每个接收端的路径建模；扇出分支可插入独立延迟。功能单元还需给出建立、保持和异步置位/复位时序。

Hazard 是重汇聚路径延迟差造成的瞬态脉冲

顺序仿真 V¹ → V⁺ → V²。若输出出现 0u0 或 1u1，存在静态 hazard 的最坏情况。六值逻辑可区分静态、上升、下降及静态 hazard；八值逻辑再表达动态 hazard。

编译式仿真把网络变成按拓扑顺序执行的代码

level(A,B,C) = 0
E = OR(B,C)        level(E) = 1
H = AND(A,E)       level(H) = 2
J = NOT(E)         level(J) = 2
K = NOR(H,J)       level(K) = 3

• 删除固定非控制输入、单输入门、冗余反相器和不可观察门，减少语句数。
• 分级保证门只在其前驱求值后执行；同一级内部顺序可交换。
• 三种实现是高级语言源码、本机机器码和解释代码，分别偏向可移植性、速度与维护性。

限制：每来一个向量通常执行整个网络，且零延迟/周期模型难以表达毛刺。若相邻向量只有少部分信号变化，大量求值是浪费。

两种仿真器应按信号变化密度、时序精度和启动代价选择

朴素故障仿真的代价来自“故障数 × 向量数 × 电路规模”

• p 是测试向量数，n 是逻辑规模，|F| 是折叠后的故障数。
• 单固定型故障数通常与线路数同阶，因此串行代价可接近 O(pn²)。
• 故障折叠先删除逻辑等价故障，避免为不可区分的故障重复生成向量。
• 故障仿真可做故障评分、识别未检测故障、压缩测试集，并辅助诊断。

串行故障仿真用完整例题建立检测判定

电路：E=B+C，L=E，H=A·L，J=¬E，K=¬(H+J)。目标故障为 A/1 与 J/0。

• 第一组向量使 A/1 的故障响应与无故障响应不同，因此检测 A/1。
• J/0 在前两组被 H=0 掩盖，第三组 H=0 且 J 正常应为 1，故输出差异出现。
• 故障一旦被检测即可丢弃，后续向量只继续模拟尚未检测的故障；诊断场景不能随意丢弃。

并行故障仿真把多个故障压进同一个机器字

设字宽为 3：最高位保留无故障电路，另两位分别对应 A/1 和 J/0。

并行故障仿真适合测试序列前段：每个向量通常丢弃大量故障。其限制是同一批故障必须整批继续，不能单独结束某个故障；复杂延迟模型也难以直接按位共享。

演绎故障仿真传播“使该线偏离正常值的故障集合”

令 L_x 表示在 x 上能造成逻辑差异的故障集合。无控制值时：

若存在控制输入集合 S，则：

在例题 P1=010 中，L_K={A/1,H/1,B/0,E/0,F/0,J/1,K/0}，对应 7 个被检测故障。集合差表达“只有让所有控制输入同时翻转，输出才可能翻转”。

并发故障仿真只维护与正常门分叉的“坏门”

• 每个门保存并发故障列表；条目记录故障编号与该故障下的输入/输出值。
• 坏门输出与正常门相同：不可见，不向后传播。
• 坏门输出不同：可见，产生坏事件并可能在后继门分叉。
• 某个故障被主输出观察到后，可从所有相关列表中删除。

这种方法能自然处理 X/Z 和部分延迟/功能模型，并适合时序电路；代价是坏门状态与动态列表可能占用大量内存。

差分故障仿真在相邻故障电路之间只保存状态差

优点是内存明显小于并发法，且在时序电路中可复用故障状态；难点是事件的实际时间顺序可能被“故障次序”打乱，若必须保留精确延迟，就要额外保存时间信息。

近似方法用一次或少量无故障仿真估计覆盖率

若估计覆盖率 FC=0.9、样本 m=1000，则标准误约 0.0095；三倍标准误约 ±0.0285。采样偏差比样本量更危险，必须随机且覆盖故障类型。

STAFAN 用无故障仿真统计 C0_x、C1_x 与敏化概率 O_x，估计 d_x(SA0)=C1_x·O_x，再预测 N 个向量至少检测一次的概率 1−(1−d_x)^N。它适合覆盖率估计，不足以替代精确诊断信息。

五类故障仿真方法没有单一赢家

选择取决于信号变化密度、是否时序、是否含 X/Z、是否需要精确延迟，以及内存上限。多遍划分与分布式执行可控制内存和墙钟时间，但不会消除算法本身的信息损失。

随机与穷举给出 ATPG 的基线复杂度

8 输入 AND 的输出 SA0 只有在输入全为 1 时可激励，因此 d_f=2⁻⁸=0.00390625。若要求 P≥0.99：

随机测试实现简单，但会重复向量，并可能长期漏掉 random-pattern-resistant 故障。穷举测试枚举 2ⁿ 个二元向量，对 n 小且需要所有组合故障时可靠；输入增多后成本指数上升。伪穷举可按输出锥分组，而非对全部输入直接穷举。

完整例题：布尔差分同时编码“激励”和“传播”

令 F=x·y + y·z，目标故障为 y/0。先求对 y 的布尔差分：

故障必须被激励，即 y=1，所以测试条件为：

路径敏化可看成同一条件的结构化版本：激活故障点，沿选定路径把每个侧输入设为非控制值，再反向把内部目标值推导到主输入。

D 算法用五值代数维护故障效应与待证明目标

D=1/0 表示无故障值为 1、故障值为 0；D̄=0/1 相反。X 是尚未赋值。

例题：g1=a·b，g2=b·c，y=g1+g2，目标 b/0。

• D-frontier：输出仍为 X，但至少一个输入含 D/D̄ 的门；它表示“下一步可能传播的位置”。
• J-frontier：输出已指定但尚未由输入证明的门；它表示待满足的蕴含目标。
• 冲突时撤销最近决策及其全部推导，再从另一分支搜索。

PODEM 把决策点限制在主输入

PODEM_RECUR():
  if D/D̄ reaches a PO: return success
  objective = excite_fault() or propagate_one_D()
  pi_value = backtrace(objective)
  simulate_and_imply(pi_value)
  if PODEM_RECUR(): return success
  simulate_and_imply(opposite(pi_value))
  if PODEM_RECUR(): return success
  undo(pi_value)
  return failure

同例 b/0：目标 b=1，主输入决策 b=1；D 已激励。选 g1 传播，目标 a=1；再要求 c=0 为另一 OR 输入的非控制值，得到 (1,1,0)。

PODEM 的 X-path 检查要求存在一条从故障效应到主输出的未知值通路；没有这种通路时应立即回溯，而不是继续满足局部目标。

时序 ATPG 把状态机展开为有边界约束的时间帧

当前状态由前一帧的 PPO 驱动。为了激励故障，可能需要向前多个帧设置状态；为了观察故障，可能需要向后多个帧传播。先确定传播约束，再反向证明状态可达，可避免过早固定不可满足的状态。

门控时钟与多时钟域可先做功能等价变换，使触发器由统一测试时钟控制；变换必须保持功能并满足对应故障模型的观察条件。

非固定型 ATPG 增加了“时间”或“双线约束”

应用方式有 launch-on-capture、launch-on-shift 和 enhanced-scan；前两者存储少但对第二向量有约束，后者覆盖更强但硬件与数据代价更高。

参考文献

[1] L.-T. Wang, C.-W. Wu, and X. Wen, Eds., VLSI Test Principles and Architectures: Design for Testability. San Francisco, CA, USA: Morgan Kaufmann, 2006.

文中 [1] 的章、节和印刷页码均指上述文献。