中心问题：测试能力能移动多少到芯片内部

BIST 是测试功能的片上或板级内嵌，不等于某一种生成器

控制器协调 scan enable、测试时钟、种子装载、捕获窗口和签名比较。BIST 的收益不仅是少存测试数据，还包括可以在系统内周期性运行；代价是额外硬件、规则约束和潜在覆盖缺口。

X-bounding 在未知源与 ORA 之间建立可控边界

组合反馈应以控制点、旁路或扫描点打断；异步置位/复位需要避免移位期间误触发；三态总线必须保证任一时刻至多一个驱动器有效；双向端口在自测期间固定方向。

关键路径上不宜插入普通逻辑，可采用内嵌控制点；伪路径与多周期路径应被约束，避免 At-speed 响应出现假失配。

BIST 时序还需要可重定时、可初始化、可控制的边界

这里 L_scan 是最长扫描链长度，C_capture 是每次扫描后的捕获周期数。该式只描述主导项；控制器开销、签名读出和多时钟等待都会增加实际时间。

测试图形生成器要在“覆盖保证”和“序列长度”之间取舍

穷举计数器和完整 LFSR 都能生成所有 n 位组合；完整 LFSR 通过额外逻辑插入全零状态。若输入数很大，穷举长度不可接受，因此需要利用电路锥结构或偏置概率。

完整例题：四阶 LFSR 的特征多项式与最大周期

取特征多项式：

从种子 0001 出发，一种阶段显示顺序得到：

0001 → 1100 → 0110 → 0011 → 1101
  ↓
1010 → 0101 → 1110 → 0111 → 1111
  ↓
1011 → 1001 → 1000 → 0100 → 0010 → 0001

周期为 2⁴−1=15，即遍历除 0000 外的全部状态。若 T 是使 f(x) 整除 1+xᵀ 的最小正整数，则最大长 LFSR 满足 T=2ⁿ−1；等价的 f(x) 是本原多项式。

伪随机长度可估计，但加权与局部连接可改善难测故障

若最难故障单向量检测概率 d_min=10⁻⁴，要求至少检测一次的概率 p=0.99，则 N≥46,050。均匀 LFSR 对 5 输入 OR 输出 SA1 需要全零，概率仅 2⁻⁵=1/32。

权重可以按故障需求分组切换，但过多权重组会增加控制与测试时间。CA 的相邻连接有利于布局，但其最大长构型必须按长度选择。

STUMPS 连接 PRPG、扫描链与 MISR

• PRPG 同时驱动多条短扫描链，缩短每次 pattern 的移位深度。
• 捕获后，响应移位到 MISR；下一 pattern 也可同时装入扫描链。
• 可选相位移动器和相位压缩器减少 PRPG/MISR 两端的相关性。
• 控制信号安排移位、捕获和签名读出；时钟域边界需要冻结或隔离。

STUMPS 的主要优势是复用常规扫描结构，因此成为工业逻辑 BIST 的典型基础。它不自动解决随机难测故障、未知值和多时钟 At-speed 时序，这些问题仍需规则与附加结构。

BILBO 系列把功能寄存器重构成生成器或签名分析器

对流水线电路，若前级签名必须作为后级图形，生成与分析会耦合；CBILBO 把两条路径拆开后可降低这一约束。选择时要比较额外寄存器、控制线、覆盖增强和时序影响。

CSTP 硬件最省，但闭环结构与覆盖之间需要谨慎权衡

CSTP 把主输入、内部扫描单元和主输出重构成一条循环路径。若环上有 n 个单元，其特征结构可看成：

自测时输入边移位、内部与输出边压缩，响应在若干周期后读出比较。优点是额外硬件和控制较少；缺点是循环反馈会产生相关序列，并可能降低故障覆盖。所有寄存器必须先进入已知状态。

At-speed BIST 取决于捕获窗口

• 单捕获只施加一个捕获脉冲，适合慢速结构测试。
• 偏斜装载用最后一次移位脉冲发射跳变，再由紧随的捕获脉冲观察。
• 双捕获连续施加两个捕获脉冲，用第一沿发射、第二沿捕获。
• 一拍“one-hot”各域轮流测试；对齐方案共享参考边沿；错开方案允许域间有可调间隔。

时钟方案决定能覆盖域内还是域间、结构还是延迟故障，也决定扫描使能是否需要 At-speed 切换。

单捕获结构简单，但主要覆盖慢速结构故障

单捕获可用于发现固定型、桥接和部分结构问题，但不能证明路径在功能频率下仍然正确。它的优势是控制简单、风险较低；不足是 At-speed 延迟覆盖有限。

偏斜装载用最后两次移位形成脉冲，支持域内延迟测试

最后一个移位脉冲 S 与立即到来的捕获脉冲 C 以测试频率相邻：

• one-hot skewed-load 逐域测试，能测域内延迟，但不能测域间延迟。
• capture aligned 对齐所有捕获边沿，可测同步域内与域间延迟，但需要共同参考时钟。
• launch aligned 对齐最后一次移位边沿，控制更复杂。
• staggered skewed-load 用域间间隔 d₃ 消除偏斜交互，能测异步域的域内延迟和域间结构故障。

主要限制是扫描使能必须在单周期内从移位切换到捕获，增加控制和时序压力。

双捕获用两次功能频率捕获，适合复杂时钟域

• one-hot double-capture：逐域连续两沿，能测同步/异步域的域内延迟，GSE 可保持慢速。
• aligned double-capture：对齐各域捕获边沿，覆盖同步域内和域间延迟，但精确对齐困难。
• staggered double-capture：各域两沿成对、域间可错开，用单一慢速 GSE 支持异步域测试。

双捕获通常比偏斜装载更容易与常规扫描集成，因为扫描使能不需要 At-speed 翻转。它仍需正确处理启动脉冲、捕获脉冲和域间间隔。

选择捕获方案时必须同时看故障类型、同步关系与测试时间

设计顺序通常是先以对齐或同时方案覆盖多数同步域故障，再用 one-hot/错开方案补剩余难测故障。任何方案都需要控制测试功率、无效状态与 X 的产生。

测试压缩是确定性测试集的片上传输压缩

例：16 通道、100 MHz，理论带宽 1.6 Gb/s；传输 160 Mb 数据至少约 0.1 s。片上压缩降低 Data_tester，也可能通过增加扫描链数进一步降低周期数。

测试立方体中的大量 don't-care 是刺激压缩的来源

ATPG 产生测试立方体 Z，只在 care bits 上有固定值；随机填充会产生完全指定向量，降低可压缩性。

三类刺激压缩：

广播扫描用共享换取带宽，再用可重构模式修复覆盖缺口

若两条扫描链第 i 个单元被同一通道驱动，则它们必然得到相同值；若故障需要相反值，单配置广播无法检测。

• 独立子电路共享图形不损失可检测性；单电路内部共享可能损失覆盖。
• Illinois scan 以广播模式测多数故障，以串行模式补剩余故障。
• 多输入广播、静态/动态可重构广播、virtual scan 逐步增加控制灵活性。
• 越灵活通常意味着更多通道、更多控制数据或更复杂解压网络。

响应可以损失信息地压缩，但 X 与混叠必须被显式处理

压缩前后矩阵由 m×n 变为 p×q：

空间压缩器可保持较小组合深度；时序 MISR 混叠低但 X 会长期污染状态；无反馈 q-compactor 让错误/X 在有限周期内移出。压缩必须同时报告：数据缩减、混叠概率、X 处理开销和诊断分辨率。

小结：BIST 与压缩移动了测试信息

参考文献

[1] L.-T. Wang, C.-W. Wu, and X. Wen, Eds., VLSI Test Principles and Architectures: Design for Testability. San Francisco, CA, USA: Morgan Kaufmann, 2006.

文中 [1] 的章、节和印刷页码均指上述文献。