缺陷与故障
固定型、晶体管、开路与短路、桥接、延迟、串扰、图形敏感和模拟故障。
超大规模集成电路测试基础
超大规模集成电路测试基础
VLSI Testing · 8 Theoretical Lectures
超大规模集成电路
测试基础
从制造缺陷、故障模型和测试判据出发，系统学习故障仿真、ATPG、扫描设计、逻辑 BIST、测试压缩、诊断、存储器修复以及 SoC 与混合信号测试。课程按纯理论课堂组织，强调公式、算法、证据和适用边界。
24 学时8 次理论课每次 3 × 45 分钟8 套重构课件
8 × 3八个理论专题，每次三个 45 分钟节次
24纯理论课堂学时，不安排实验与上机
12 → 8参考教材十二章重构为八条理论主线
Course Path
从“制造缺陷为什么难以观察”走到“如何测试、诊断并限定结论”
课程沿着四个理论问题推进：怎样把物理缺陷表示为故障；怎样生成和评价测试；怎样通过 DFT 获得状态控制与观察能力；怎样把测试结果转化为诊断、修复和可靠性判断。
仿真与 ATPG
多值仿真、故障模拟、布尔差分、路径敏化、D 算法、PODEM、FAN 与时序扩展。
DFT 与 BIST
可测性度量、扫描架构、测试压缩、响应分析、at-speed BIST 和核级访问。
诊断与可靠性
故障字典、逻辑诊断、扫描链诊断、存储器修复、软错误与系统级测试边界。
Chapter 01 · Personal Tapeout Cases
从两张个人流片版图，进入真实的测试问题
55 nm eFlash 存算一体 AI 芯片把数字逻辑、存储阵列、混合信号读出和量产筛选放在同一颗芯片上；1200 V/50 A IGBT 与定制栅极驱动芯片则把连续参数、开关损耗、热工况和长期可靠性带入测试判据。
- eFlash 案例：版图、流片、功能/参数测试、量产、良率与失效分析
- IGBT 案例：耐压、通态压降、阈值、开关时间/能量、电容与热可靠性
- 把“版图存在”与“芯片已通过某组测试”严格区分
- 用“已验证、材料声称、待核验”记录每一个案例结论
Eight Lectures
八章纯理论教学路线
每章对应一次 3 × 45 分钟课堂。以下列出章节简介、三个理论节次和直接播放入口。
Chapter 02
可测性设计与扫描架构
从 SCOAP、概率和 RTL 可测性出发，说明测试点与扫描结构如何把内部状态变成可控制、可观察的访问路径。
- 组合与时序可测性度量
- MUX-D、Clocked-scan 与 LSSD
- 全扫描、部分扫描、扫描规则与成本
三个 45 分钟
- 可测性度量与测试点
- 扫描单元与扫描架构
- 扫描规则、综合、验证与成本
Chapter 03
逻辑与故障仿真、测试生成
建立从逻辑求值、故障注入到测试向量生成的计算链，比较多类仿真和 ATPG 算法在适用条件与计算代价上的差别。
- 多值逻辑、事件驱动与延迟模型
- 并行、演绎、并发与差分故障仿真
- D 算法、PODEM、FAN 与时序/延迟 ATPG
三个 45 分钟
- 逻辑模型与无故障仿真
- 故障仿真与覆盖率评价
- 确定性 ATPG 与测试集压缩
Chapter 04
逻辑内建自测试与测试压缩
讨论如何把测试图形生成、响应分析和判定移入芯片，并通过测试压缩降低外部数据量与测试时间。
- LFSR、加权/伪穷举图形与测试点
- MISR、签名混叠与 BILBO/STUMPS
- 单/双捕获、X 处理与刺激/响应压缩
三个 45 分钟
- BIST 生成器与响应分析器
- BIST 架构、捕获时序与覆盖增强
- 测试刺激与响应压缩
Chapter 05
逻辑诊断
在测试只给出“通过/失败”之后，进一步利用响应差异、结构信息和测试条件缩小候选故障位置与机理。
- 故障字典、因果分析和效应-原因分析
- 结构裁剪、反向追踪与诊断 ATPG
- 扫描链诊断与 BIST 区间/掩码诊断
三个 45 分钟
- 诊断指标与故障字典
- 因果反演、结构分析和扫描链诊断
- BIST 诊断与芯片级定位
Chapter 06
存储器测试、诊断与内建自修复
针对规则存储阵列建立地址、状态、邻接和访问顺序相关的故障模型，并连接 MBIST、冗余分析与 BISR。
- RAM 固定型、跳变、耦合和图形敏感故障
- March、Checkerboard、GALPAT 与 RAMSES
- MBIST、诊断支持、冗余分析与修复率
三个 45 分钟
- 存储器故障模型与 March 算法
- 故障仿真、MBIST 与测试架构
- 诊断、冗余分析与内建自修复
Chapter 07
边界扫描、核级与模拟/混合信号测试
把测试访问从芯片内部扩展到板级互连、可复用核和模拟边界，并建立数字协议与连续信号指标之间的联系。
- IEEE 1149.1、1149.6、BSDL 与板级互连
- IEEE 1500、TAM、CTL 与核级访问
- 模拟故障、ADC/DAC、IEEE 1057 与 1149.4
三个 45 分钟
- 边界扫描与板级互连测试
- 测试壳、核级访问与控制
- 模拟与混合信号测试
Chapter 08
纳米测试议题与现代补充
把固定型测试扩展到延迟、完整性、工艺变异、软错误和高速接口，同时区分教材历史结论与现代标准状态。
- 缺陷驱动测试、N 次检测与统计延迟
- FPGA、MEMS、高速 I/O 与 RF 测试
- IEEE 1838、1687、低功耗/在役测试与 AI 辅助测试
三个 45 分钟
- 纳米风险、延迟与可靠性
- FPGA、MEMS、高速 I/O 与 RF
- 现代标准与全课程综合
Assessment
考核关注理论模型、推导和证据边界
课程不安排闭卷笔试。平时任务围绕故障建模、可测性计算、ATPG 推导、BIST/压缩分析和案例条件审查展开；期末专题要求独立组织一条完整的理论论证。
- 40%
平时理论任务
课堂推导与章节任务，要求公式、假设、计算过程和结论边界一致。
- 60%
期末专题与报告
选择一个数字、存储器、模拟或 SoC 测试问题，完成 10–12 分钟讲解和可复核书面报告。
Resources
课程资料
主要参考文献
[1] L.-T. Wang, C.-W. Wu, and X. Wen, Eds., VLSI Test Principles and Architectures: Design for Testability. San Francisco, CA, USA: Morgan Kaufmann, 2006.
[2] 周贤中. 55 nm eFlash 存算一体 AI 芯片流片与测试技术报告[R]. 广州: 广东工业大学, 2023. 未公开.
[3] 周贤中. 1200 V/50 A IGBT 与 0.5 μm 700 V BCD 栅极驱动芯片流片技术报告[R]. 广州: 广东工业大学, 2024. 未公开.
现代标准、开放课程和近年专著统一列于[参考资料](./references/)。